ARM Cortex-A53
ARM Cortex-A53是最早實現ARMv8-A 64位指令集的兩個微架構之一,由ARM控股的劍橋設計中心設計。Cortex-A53是一個雙路解碼的超純量處理器,能夠雙重發送一些指令。它於2012年10月30日發布,由ARM作為更強大的Cortex-A57微架構的一個獨立、更節能的替代方案,或在big.LITTLE配置中與更強大的微架構一起使用。[1]
產品化 | 2012 |
---|---|
設計團隊 | 安謀控股 |
字長/暫存器資料寬度 | 32-bit, 64-bit |
微架構 | ARMv8-A |
核心數量 | 1–4個 |
一級快取 | 16-128 KiB (8-64 KiB I-cache with parity, 8-64 KiB D-cache) per core |
二級快取 | 128-2048 KiB |
上代產品 | ARM Cortex-A7 |
繼任產品 | ARM Cortex-A55 |
參考文獻
編輯- ^ ARM Cortex-A53. [2021-11-22]. (原始內容存檔於2022-02-02) (英語).