维基百科

前道工序

半导体制造从晶圆开始到晶体管形成的工艺制程

前道工序（front-end-of-line，FEOL）是IC制造的第一部分，其中各个元件（晶体管、电容器、电阻器等）在半导体中进行图案化。[1] FEOL通常涵盖（但不包括）金属互连层沉积之前的所有内容。[2][3]

BEOL （金属化层）和FEOL （器件）。
CMOS制造工艺

对于CMOS工艺，FEOL包含形成隔离CMOS元件所需的所有制造步骤： [4]

  1. 选择要使用的晶圆类型；晶圆的化学机械平坦化和清洁。
  2. 浅沟槽隔离(STI)（或早期工艺中的矽局部氧化（英语：LOCOS） ，特征尺寸>0.25 μm）
  3. 井区形成（Well formation）
  4. 栅极模块形成
  5. 源极和漏极模块形成

相关

编辑

参考

编辑
  1. ^ Karen A. Reinhardt and Werner Kern. Handbook of Silicon Wafer Cleaning Technology 2nd. William Andrew. 2008: 202. ISBN 978-0-8155-1554-8. 
  2. ^ FEOL (Front End of Line: substrate process, the first half of wafer processing) 1. Isolation | USJC：United Semiconductor Japan Co., Ltd.. USJC：United Semiconductor Japan Co., Ltd. | 三重県桑名市の300mm半导体ウェーハ工场を制造拠点にしたファウンドリ専业メーカーです。超低消费电力、不挥発メモリなど先进テクノロジーを世界中のお客様に提供しています。. 2019-02-22 [2022-09-27]. （原始内容存档于2023-09-26） （日语）. 
  3. ^ CMOS. 1: Circuit design, layout, and simulation / R. Jacob Baker. 3. ed. Piscataway, NJ: IEEE Press. 2010. ISBN 978-0-470-88132-3.  缺少或|title=为空 (帮助)
  4. ^ Ramsundar, Bharath. A Deep Dive into Chip Manufacturing: Front End of Line (FEOL) Basics. deepforest.substack.com. [2022-09-27]. （原始内容存档于2022-10-16） （英语）. 
检索自“https://zh.wikipedia.org/w/index.php?title=前道工序&oldid=83255445”