浮柵金屬氧化物半導體場效應晶體管
浮柵金屬氧化物半導體場效應晶體管(Floating-gate MOSFET,簡稱浮柵MOSFET或FGMOS)是一種場效應晶體管,其結構類似傳統的金屬氧化物場效應晶體管(MOSFET) 。FGMOS的柵極是電絕緣的,從而在直流電中產生浮動節點。在浮柵(floating gate)上方以沉積方式構造多個次級柵極或輸入電極,與浮柵絕緣。這些輸入與浮柵僅有電容耦合連接。由於浮柵完全被高電阻材料包圍,因此其中包含的電荷量會長時間保持不變。通常使用Fowler-Nordheim隧穿和熱載流子注入機制來修改存儲在浮柵中的電荷量。
FGMOS的應用包括EPROM中的數字存儲元件、EEPROM和閃存、模擬存儲元件、數字電位器、單晶體管DAC以及神經網絡中的神經元計算元件等。
歷史
編輯FGMOS的最早報道是姜大元和施敏發表的,[1] 其歷史可追溯至1967年。FGMOS的最早應用是將數字數據存儲在EEPROM,EPROM和閃存中。
1989年,英特爾在其ETANN芯片中採用了FGMOS作為非易失性類比存儲器元件,[2]展示了將FGMOS器件用於數字存儲器以外的應用的潛力。
三項研究成果為當前FGMOS電路的大部分開發奠定了基礎:
器件結構
編輯FGMOS可以通過將標準MOSFET柵極絕緣來製造。通過絕緣使得其柵極與外界沒有電阻連接;然後在浮柵上方沉積多個次級柵極或輸入電極,並與其電隔離。由於浮柵完全被高電阻材料包圍,輸入電極和浮柵之間僅有電容耦合,因此,就其直流工作點而言,浮柵是浮動節點。
在需要修改浮柵電荷量的應用,每個FGMOS會添加一對額外的小晶體管,以實現注入和隧穿操作。每個晶體管的柵極連接在一起;隧穿晶體管的源極、漏極和體端子相互連接,形成電容隧穿結構。注入晶體管以正常方式連接,並施加特定電壓以產生熱載流子,然後通過電場將熱載流子注入浮柵。
在純電容應用中,FGMOS晶體管既可以製造成N型,也可以做成P型。[6] 對於電荷改變的應用,隧穿晶體管(以及FGMOS)需要嵌入到阱中,因此該技術決定了可以使用的FGMOS的類型。
建模
編輯大信號直流電
編輯模擬FGMOS的直流操作的等式可以從描述構建FGMOS的MOS晶體管的操作的等式導出。如果可以確定FGMOS器件的浮柵處的電壓,則可以使用標準MOS晶體管模型來表示其漏極到源極電流。因此,為了導出一組模擬FGMOS器件的大信號操作的方程,有必要找到其有效輸入電壓與其浮柵處的電壓之間的關係。
小信號
編輯有N個輸入的FGMOS器件比MOS晶體管多N -1個端子,因此可以定義N + 2個小信號參數: N個有效輸入跨導,一個輸出跨導和一個體跨導。分別列式如下:
上式中 是浮動柵極上的總電容。這些方程式揭示了FGMOS的相對MOS晶體管的兩個缺點:
- 輸入跨導減少
- 輸出電阻減少
模擬
編輯在正常情況下,電路中的浮動節點表示錯誤,因為該節點的初始條件是未知的,除非它以某種方式固定。這會產生兩個問題:首先,模擬這些電路並不簡單;其次,在器件製備過程中,未知量的電荷可能會滯留在浮柵上,這將導致浮柵電壓的初始條件未知。
在為計算機模擬提出的眾多解決方案中,最有希望的方法之一是由Rodriguez-Villegas提出的初始瞬態分析(Initial Transient Analysis, ITA),[7]其中浮柵設置為0伏,或根據對在器件製備過後浮柵中俘獲的電荷的測量選擇已知電壓值。隨後在外電壓設置為其最終值的情況下運行瞬態分析,使輸出正常演變。浮柵的值可以隨即得出,並可用於後驗小信號模擬——使用非常高值的電感器將具有該初始浮柵值的外電壓源連接到浮動柵極。
應用
編輯FGMOS的使用和應用可大致分為兩種情況。如果在電路使用期間不改變浮柵中的電荷,則可被看作FGMOS的電容耦合操作。
在電容耦合操作中,浮柵中的淨電荷不被改變。這種方式的應用實例是單晶體管加法器、DAC、乘法器、邏輯功能與可變閾值逆變器等。
FGMOS作為可編程充電元件時,通常用於非易失性存儲器中:如閃存、EPROM和EEPROM存儲器。在這類應用中,FGMOS能夠在不連接電源的情況下長時間存儲電荷,因此十分有用。 FGMOS的其他應用包括模擬存儲元件、數字電位器和神經網絡中的神經元計算元件等。
參見
編輯參考
編輯- ^ D. Kahng and S. M. Sze, "A floating-gate and its application to memory devices", The Bell System Technical Journal, vol. 46, no. 4, 1967, pp. 1288–1295
- ^ M. Holler, S. Tam, H. Castro, and R. Benson, "An electrically trainable artificial neural network with 10240 'floating gate' synapses", Proceedings of the International Joint Conference on Neural Networks, Washington, D.C., vol. II, 1989, pp. 191–196
- ^ A. Thomsen and M.A. Brooke, "A floating-gate MOSFET with tunneling injector fabricated using a standard double-polysilicon CMOS process," IEEE Electron Device Letters, vol. 12, 1991, pp. 111-113
- ^ T. Shibata and T. Ohmi, "A functional MOS transistor featuring gate-level weighted sum and threshold operations", IEEE Transactions on Electron Devices, vol. 39, no. 6, 1992, pp. 1444–1455
- ^ C. A. Mead and M. Ismail, editors, Analog VLSI Implementation of Neural Systems, Kluwer Academic Publishers, Norwell, MA, 1989
- ^ Janwadkar, Sudhanshu. Fabrication of Floating Gate MOS (FLOTOX). www.slideshare.net. 2017-10-24 [2019-02-27]. (原始內容存檔於2021-03-08).
- ^ Rodriguez-Villegas, Esther. Low Power and Low Voltage Circuit Design with the FGMOS Transistor