LPDDR(英文:Low Power DDR)(也稱MDDR行動DDRMobile DDR)是DDR SDRAM的一種,專門用於移動式電子產品,例如智能電話等。

LPDDR: Samsung K4X2G323PD-8GD8

DDR內存從DDRDDR2、DDR3發展到DDR4,頻率不斷升高、電壓不斷降低,但反應時間不斷變大。如今的DDR4內存最重要的使命是提高頻率和帶寬。DDR4內存的每個針腳可提供2Gbps(256MB/s)的帶寬,擁有4266MT/s的頻率,內存容量最大可達128GB,運行電壓正常可降至1.1V~1.2V。

相對於DDR內存,MDDR具有低功耗、高可靠性的特點,目前韓國三星電子美光科技(Micron Technology)等公司已掌握該項技術。

MDDR的運行電壓(工作電壓)低於DDR的標準電壓,從第一代LPDDR到如今的LPDDR4,每一代LPDDR都使內部讀取速度和外部傳輸速度加倍。如今的LPDDR4可提供32Gbps的帶寬,輸入/輸出接口數據傳輸速度最高可達3200Mbps,電壓降到了1.1V。

LPDDR2

編輯

一個新的JEDEC標準JESD209-2F頁面存檔備份,存於網際網路檔案館)定義了low-power DDR介面標準。它與DDR1或DDR2 SDRAM並不兼容,但類似:

  • LPDDR2-S2: 2n prefetch memory (像 DDR1),
  • LPDDR2-S4: 4n prefetch memory (像 DDR2),或是
  • LPDDR2-N: 非易失性(NAND)內存。

低功耗狀態基本相似,LPDDR,一些額外的部分陣列更新選項。

LPDDR2 命令編碼[1]
CK CA0
(RAS)
CA1
(CAS)
CA2
(WE)
CA3 CA4 CA5 CA6 CA7 CA8 CA9 操作
H H H NOP
H H L H H 預先充電所有的 banks
H H L H L BA2 BA1 BA0 預先充電一個 bank
H H L H A30 A31 A32 BA2 BA1 BA0 Preactive
(LPDDR2-N only)
A20 A21 A22 A23 A24 A25 A26 A27 A28 A29
H H L L 突發中止
H L H reserved C1 C2 BA2 BA1 BA0
(AP=auto-precharge)
AP C3 C4 C5 C6 C7 C8 C9 C10 C11
H L L reserved C1 C2 BA2 BA1 BA0
(AP=auto-precharge)
AP C3 C4 C5 C6 C7 C8 C9 C10 C11
L H R8 R9 R10 R11 R12 BA2 BA1 BA0 激活
(R0–14=Row address)
R0 R1 R2 R3 R4 R5 R6 R7 R13 R14
L H A15 A16 A17 A18 A19 BA2 BA1 BA0 激活
(LPDDR2-N only)
A5 A6 A7 A8 A9 A10 A11 A12 A13 A14
L L H H 更新所有的 banks
(LPDDR2-Sx only)
L L H L 更新一個 bank
(Round-robin addressing)
L L L H MA0 MA1 MA2 MA3 MA4 MA5 Mode register read
(MA0–7=Address)
MA6 MA7
L L L L MA0 MA1 MA2 MA3 MA4 MA5 Mode register write
(OP0–7=Data)
MA6 MA7 OP0 OP1 OP2 OP3 OP4 OP5 OP6 OP7

列位址(Column address)C0 bit從未轉讓,並假定為零。 突發傳輸(Burst transfers)從而始終在偶數地址開始。

LPDDR2也有一個低電平有效的chip select(高時,一切都是NOP)和時鐘(clock)開啟CKE信號,操作像SDRAM。

  • 如果晶片被激活(active),它凍結(freeze)到位。
  • 如果該命令是一個NOP(CS低或CA0 - 2 = HHH),晶片空閒。
  • 如果該命令是一個更新命令(CA0 - 2 = LLH),晶片進入自更新狀態。
  • 如果該命令是一個突發終止(CA0 - 2 = HHL),晶片進入深斷電狀態。 (完全復位序列時,需要離開。)

LPDDR3

編輯

2012年5月,JEDEC固態技術協會公佈JESD209-3低功耗記憶裝置標準。比起LPDDR2,LPDDR3提供更高的數據傳輸速率、更高的頻寬與功率效率。LPDDR3可達到1600 MT/s的數據傳輸速率,並利用關鍵的新技術write-leveling、command/address training、選擇性ODT(On Die Termination)與低I/O電容。LPDDR3支援PoP封裝(package-on-package)與離散封裝兩種形式。

LPDDR4

編輯

2013年3月14日,JEDEC固態技術協會舉辦會議,探討未來移動裝置的新標準,如LPDDR4。

LPDDR4X

編輯

三星電子提出最新的LPDDR4標準,與LPDDR4相同,只是透過將I / O電壓降低到0.6 V而不是1.1 V來節省額外的功耗,也就是更省電。

LPDDR5

編輯

2017年,JEDEC固態技術協會正在研究LP-DDR5記憶裝置標準。儘管負責制定記憶體標準的JEDEC固態技術協會尚未發表LPDDR5的正式規格,但三星已經完成8Gbit LPDDR5模組原型的功能測試與驗證。

JEDEC於2019年2月19日發布了JESD209-5,低功耗雙倍數據速率5(LPDDR5)標準。

LPDDR5X

編輯

2021年7月28日,JEDEC發布了JESD209-5B,低功耗雙倍數據速率5 (LPDDR5)。JESD209-5B包括對LPDDR5標準的更新,專注於提高性能、功耗和靈活性,以及新的LPDDR5X標準,這是對LPDDR5的可選擴展。

2021年11月9日,三星宣佈公司已開發出業界首款LPDDR5x DRAM。基於14納米的16GB LPDDR5X DRAM解決方案,不僅具有1.3倍以上的數據傳輸速率、功耗還降低了將近20%[2]

2021年11月22日, 美光科技宣佈,聯發科技已率先驗證美光LPDDR5X DRAM,並將用於其為智能手機打造的全新天璣9000 5G旗艦晶片組。[3]

LPDDR6

編輯
  • 速度擴充達到 14400 Mbit/s
  • CAMM2

注釋

編輯
  1. ^ JEDEC Standard: Low Power Double Data Rate 2 (LPDDR2) (PDF), JEDEC Solid State Technology Association, February 2010 [2010-12-30], (原始內容存檔 (PDF)於2012-03-04) 
  2. ^ Frumusanu, Andrei. Samsung Announces First LPDDR5X at 8.5Gbps. Anandtech.com. 2021-11-09 [2021-11-09]. (原始內容存檔於2022-11-29). 
  3. ^ Micron and MediaTek First to Validate LPDDR5X | Micron Technology. [2022-11-29]. (原始內容存檔於2022-11-15). 

外部連結

編輯