高級驗證

高級驗證（英語：High-level verification, HLV），或稱系統級驗證，是指在高抽象級別（層次）對所設計的電路系統進行驗證的任務。高級驗證主要是檢驗高抽象級別（通常在寄存器傳輸級之上）的模型設計是否代表了實際的硬件電路。高級驗證與高級綜合的關係，正類似功能驗證和邏輯綜合的關係。

數字電子系統設計已經從低抽象級別，即邏輯門級的設計，發展到寄存器傳輸級的設計。高於寄存器傳輸級的抽象層次，通常被稱為「高級」，或「系統級」、「行為算法級」。

在高級綜合里，系統的行為、算法設計通常以C語言、C++和SystemC代碼等來書寫，通過高級綜合，這些代碼被轉換到寄存器傳輸級，然後再通過邏輯綜合轉換到邏輯門級的網表。功能驗證被用來確保寄存器傳輸級或邏輯門級的硬件表示在功能上與設計目標一致。由於邏輯綜合工具不斷發展，大多數功能驗證都在寄存器傳輸級完成，而非邏輯門級。現在，邏輯綜合工具已經足夠可靠，因此人們不像以前那樣重點關注從寄存器傳輸級描述到邏輯門級的轉換過程的功能驗證。