Verilog-AMSVerilog硬件描述語言的一個衍生。它包含了模擬混合信號擴展模塊,以實現對於模擬電路和混合信號系統行為的描述。它擴展了Verilog、SystemVerilog等的事件驅動仿真器的迴路,通過使用一個連續時間仿真器,可以在模擬域(analog-domain)上求解微分方程。模擬事件可以觸發數字行為,反之亦可。[1]

參考文獻

編輯
  1. ^ Scheduling semantics are specified in the Verilog/AMS Language Reference Manual, section 8.

外部連結

編輯

一般的資料

編輯

開源資料

編輯