柴可拉斯基法

柴可拉斯基法（英語：Czochralski process），簡稱柴氏法，又稱直拉法或提拉法，是一種用來獲取半導體（如矽、鍺和砷化鎵等）、金屬（如鈀、鉑、銀、金等）、鹽、合成寶石單晶材料的晶體生長方法。這個方法得名於波蘭科學家揚·柴可拉斯基，他在1916年研究金屬的結晶速率時，發明了這種方法。後來，演變為鋼鐵工廠的標準製程之一。

柴氏法示意圖（從左到右）
步驟一：多晶矽和摻雜物的熔化
步驟二：向熔融物中放入晶種
步驟三：晶體開始生長
步驟四：緩慢向上提拉棒，同時棒與下面的坩堝之間以反方向旋轉
步驟五：單晶矽生長完成

矽晶棒，用於生產矽晶圓.

完成拋光的矽晶圓

直拉法最重要的應用是晶錠、晶棒、單晶矽的生長。其他的半導體，例如砷化鎵，也可以利用直拉法進行生長，也有一些其他方法（如布里奇曼-史托巴格法）可以獲得更低的晶體缺陷密度。

矽的直拉法生長

圖中所示為一個通過柴氏法生長單晶矽的提拉棒，其末端（左端）為晶種。

高純度的半導體級多晶矽在一個坩堝（通常是由石英製成）中被加熱至熔融狀態。諸如硼原子和磷原子的雜質原子可以精確定量地被摻入熔融的矽中，這樣就可以使矽變為P型或N型矽。這個摻雜過程將改變矽的電學性質。將晶種（或稱「籽晶」）置於一根精確定向的棒的末端，並使末端浸入熔融狀態的矽。然後，將棒緩慢地向上提拉，同時進行旋轉。如果對棒的溫度梯度、提拉速率、旋轉速率進行精確控制，那麼就可以在棒的末端得到一根較大的、圓柱體狀的單晶晶錠。通過研究晶體生長中溫度、速度的影響，可以儘量避免不必要的結果。上述過程通常在填充惰性氣體（例如氬）的環境中進行，並採用坩堝這種由較穩定的化學材料製成的反應室。

晶體的尺寸

為了提高半導體工業的生產效率，常常按一定標準規格來生產晶圓。早期的晶棒較小，直徑通常只有幾英寸。隨着技術的進步，高端的製造一起開始使用200毫米甚至300毫米直徑的晶圓。要準確地製造這樣尺寸的晶圓，必須嚴格控制工作溫度、旋轉速度以及晶種棒的提拉速度。用於切割成晶圓的晶錠長達2米，重達幾百千克。更大的晶圓可以進一步提升製造效率，這是因為利用單個晶圓能夠製造出更多的晶片。這也是人們不斷嘗試增大矽晶圓尺寸的原因。現在，半導體工業界正在挑戰450毫米級別的晶圓，計劃在2012年投產。矽晶圓的典型厚度在0.2至0.75毫米之間，通過拋光技術可以使表面更加平滑，這樣更適合製造積體電路。此外，通過刻出特定的紋路，晶圓還可以用來製造太陽能電池。

在柴氏法中，工作腔（坩堝）被加熱到大約1500攝氏度，這將使矽（熔點：1414攝氏度）熔化。當矽完全熔化時，末端裝有晶種的棒被緩慢地下放到熔融狀態的矽中。棒以逆時針方向旋轉，坩堝以順時針方向旋轉。隨後，旋轉的棒被極慢地向上提升，這樣，近似圓柱體狀的矽晶棒就能在下方形成。通過繼續提拉，晶棒的長度可以達到1至2米，這取決於坩堝中熔融狀態矽的數量。

在矽熔化前，可以向坩堝中添加硼、磷等材料，這樣，拉制出的矽棒就具有與純矽不同的電學性質。上述添加的材料被稱為「雜質」，對應工藝過程被稱為「摻雜」，得到的材料被稱為「雜質半導體」。如果半導體材料不是矽，而是其他化合物（如砷化鎵），同樣可以使用直拉法來製備單晶材料。

通過上述直拉工藝製備的單晶矽是製造大積體電路的基礎材料，被用於計算機、電視機、流動電話和其他各種電子設備中。

其他雜質的引入

使用直拉法工藝製備單晶矽時，常用石英（主要成分為二氧化矽）坩堝作為器皿。這樣做的一個不可避免的結果，就是器皿本身因為高溫加熱，將發生熱分解，導致熔融狀態矽中混入氧，其濃度的典型數量級為10¹⁸cm^-3。氧雜質將帶來一些好處。嚴格的退火工藝可以使氧沉澱下來。這些氧可以俘獲半導體材料中不必要的過渡金屬。除此之外，氧雜質還能夠改善矽晶圓的機械強度，因為它能夠固定制備流程中被引入的位錯。1990年代，高濃度氧被發現能夠在矽材料粒子探測器（例如歐洲核子研究組織中的大型強子對撞機項目）中用於輻射加固。因此，用這樣的矽製成的輻射探測器，是將來進行高能粒子實驗的理想設備。在後期的退火過程中，矽中的氧雜質也能俘獲其他不必要的雜質。

然而，氧雜質能夠在光照環境中與硼發生反應，這與太陽能電池的情況類似。這將形成電活躍的硼-氧絡合物。

雜質引入情況的數學描述

通過考慮偏析係數，可以獲得固態晶體中的雜質濃度。

$k_{O}$：偏析係數

$V_{0}$：初始體積

$I_{0}$：雜質的初始數量

$C_{0}$：熔融物中雜質的初始濃度

$V_{L}$：熔融物的體積

$I_{L}$：熔融物中雜質的數量

$C_{L}$：熔融物中雜質的濃度

$V_{S}$：固態晶體的體積

$C_{S}$: 固態晶體中雜質的濃度

在晶體生長的過程中，熔融物的體積$dV$被凍結，熔融物中的雜質被移除。

$dI=-k_{O}C_{L}dV\;$

$dI=-k_{O}{\frac {I_{L}}{V_{O}-V_{S}}}dV$

$\int _{I_{O}}^{I_{L}}{\frac {dI}{I_{L}}}=-k_{O}\int _{0}^{V_{S}}{\frac {dV}{V_{O}-V_{S}}}$

$\ln \left({\frac {I_{L}}{I_{O}}}\right)=\ln \left(1-{\frac {V_{S}}{V_{O}}}\right)^{k_{O}}$

$I_{L}=I_{O}\left(1-{\frac {V_{S}}{V_{O}}}\right)^{k_{O}}$

$C_{S}=-{\frac {dI_{L}}{dV_{S}}}$

$C_{S}=C_{O}k_{O}(1-f)^{k_{o}-1}$

$f=V_{S}/V_{O}\;$

相關條目

• 單晶矽
• 坩堝下降法
• 激光加熱基座生長法
• 微下拉法
• 區熔法

外部連結

• Two growth techniques for mono-crystalline silicon, Czochralski vs Float Zone （頁面存檔備份，存於互聯網檔案館）
• Czochralski doping process （頁面存檔備份，存於互聯網檔案館）
• YouTube上的Silicon Wafer Processing Animation