網絡處理器
網絡處理器（英語：Network Processing Unit，NPU或NP），是一種專門應用於網絡應用封包的處理器。
網絡處理器也是集成電路的一種，但區別於特殊用途集成電路（ASIC）的單一功能，網絡處理更加複雜、更加靈活，一般可以利用軟件或靭件依照網絡運算的特性特別編程從而實現網絡的特殊用途，在一塊晶片上實現許多不同功能，以應用於多種不同的網絡裝置及產品。
特性
編輯在現代通訊網絡中，語音、影片和資料等資訊不再以模擬訊號的方式傳送，而是以封包(packet data)的方式。網絡處理器為了能優化處理封包，特別具備了一些特性和架構，以加速處理網絡封包的效率。可以完成路由尋找、協定分類、報文處理以及防火牆和服務質素等各種任務[1]。
輕度的運算負荷
編輯網絡型運算考量應用程式的不同要求，有許多重度的運算負荷，是完全在本機端運算完之後，才上載到網絡。此外，網絡型應用程式的興起，也大輻改變了運算的型態，因為網絡型應用程式中常見的收信、發信、寫文章、刪文章，對伺服器而言都只是簡單的工作；相對於傳統本機上的應用程式，每個線程的工作大多需要很複雜的計算才能完成。
多線程
編輯網絡型運算相對於本機型運算的單人使用、操作，必須同時執行多個操控動作（如網絡社群線上服務必須在同一時間內同時應付數百、數千人同時收信、發信，就開啟了多個線程），相對於本機型運算只有一個人使用、操作，網絡型運算同時間得應付的線程較多。
線程關連性低
編輯網絡型應用程式上的數百、數千人的存取服務要求，彼此之間並沒有強烈的關聯性。例如網絡電子郵件系統上的A收信者和B發信者，彼此之間並沒有任何關係。
重視資料的通量
編輯因為網絡型運算的資料重複性低（A收信者和B發信者的資料重複性低），因此無法像CPU靠增加緩衝記憶體容量以加快處理效率，而必須加強處理資料的進出量。
減少處理程式
編輯網絡型運算完成的資料需要直接透過網絡傳出去，因此網絡處理器會一併整合網絡控制器，讓CPU能直接存取網絡控制器內的資料，以減少處理資料的程式，加速資料處理量。
傳統本機型運算視「網絡」為附屬功能，資料必須先通過網絡控制、記憶體、晶片組，CPU才能獲得；CPU處理完的資料，還必須透過相反的路徑才能送達網絡控制器，增加處理資料程式的結果，是處理大量網絡資料的效能不佳。
一般功能
編輯網絡處理器廣泛應用於：
著名產品
編輯- Cavium Networks
- OCTEON CN5860晶片[3]
- 16個核（MIPS64核心）
- 時脈約600MHz～1GHz
- 用電15～40W。
- OCTEON CN5860晶片[3]
- Raza Microelectronics Inc
- XLR 732[4]
- 8核32緒（MIPS64核心）
- 時脈800MHz～1.2GHz
- 用電50W以下
- XLR 732[4]
- Sun
- UltraSPARC T1
- 8核32緒（SPARC v9核心）
- 時脈1GHz～1.2GHz
- 用電約82W
- UltraSPARC T1
- Tilera
- TILE64[5]
- 64核
- 時脈600MHz～900MHz
- 用電170mW～300mW（每核）
- TILE64[5]
研發和生產廠商
編輯參考文獻
編輯- ^ 趙玉宇; 程光,劉旭輝,袁帥,唐路. 下一代网络处理器及应用综述. 軟件學報. 2021, 32 (2): 445–474 [2021-02-24]. （原始內容存檔於2021-01-17）.
- ^ Broadcom，《BCM1480 - Quad-Core 64-bit MIPS® Processor with DDR2, GbE, SPI-4/HT 互聯網檔案館的存檔，存檔日期2010-05-20.》
- ^ Cavium，《OCTEON Plus CN58XX - Product Family （頁面存檔備份，存於互聯網檔案館）》
- ^ RMI，《XLR 732 Processor 互聯網檔案館的存檔，存檔日期2010-02-15.》
- ^ Tilera，《TILE64 PROCESSOR FAMILY （頁面存檔備份，存於互聯網檔案館）》