载入-储存架构
载入-储存架构（load–store architecture）是计算机工程中一种指令集架构，将指令分为二类：一类是电脑记忆体存取（在记忆体及寄存器中读取或写入资料），另一类是算术逻辑单元处理，只处理寄存器中的资料，结果也存入寄存器[1]:9-12。
精简指令集计算机（RISC）指令架构（例如PowerPC、SPARC、RISC-V、ARM架构和MIPS架构）都是载入-储存架构[1]:9–12。
以加法指令（Add）为例，载入-储存架构中的加法资料来源及目标都一定是寄存器，这和暂存器记忆体架构不同。例如X86用的复杂指令集，加法指令的二个来源中，有一个可以是记忆体，只有一个一定要是寄存器[1]:9–12。
最早期使用载入-储存架构的处理器是CDC 6600[1]:54–56。几乎所有向量处理器（包括许多图形处理器[2][需要较佳来源]）也是使用载入-储存架构[3]。
相关条目
编辑参考资料
编辑- ^ 1.0 1.1 1.2 1.3 Michael J. Flynn. Computer architecture: pipelined and parallel processor design. 1995. ISBN 0867202041.
- ^ AMD GCN reference (PDF). [2020-11-03]. （原始内容存档 (PDF)于2021-04-27）.
- ^ Harvey G. Cragon. Memory systems and pipelined processors. 1996: 512–513. ISBN 0867204745.