加速處理單元
加速處理單元（英語：Accelerated Processing Unit，APU），或稱加速處理器，是指電腦系統中，中央處理器內整合可以輔助傳統中央處理器處理特殊類型的計算任務的處理單元，一般是「通用處理器核心」+「流處理單元」的組合設計。[1]這種設計可以提升中央處理器處理這些特殊類型的計算任務的效能，這些特殊的計算任務可以是圖形處理、向量計算等等，輔助的處理單元一般是顯示核心（現在多為通用圖形處理器，GPGPU）、現場可程式化邏輯閘陣列（field-programmable gate array，FPGA），或類似的可處理某種特殊計算任務的專用處理單元。[2]
「加速處理單元」這一概念在2006年首次在回應運算提速的問題上被提出，並在公眾中使用。[3] 而後在各種技術演講，以及Joe Landman[4]所寫的Scalable Informatics[5]商業計劃中也可以見到。不過也有將「加速處理單元」專指輔助處理單元的用法，如Xilinx。
加速處理單元（APU）變得廣為人知的時候，是2011年超微半導體推出的AMD APU系列處理器。由於AMD為AMD Fusion（現時是AMD APU）所做的市場宣傳的影響，使得不少人一般認為APU是傳統中央處理器核心中內建顯示核心（即微處理器和顯示核心整合在一塊晶片上）的AMD APU產品，然而這種設計也的確可以提升CPU和GPU（內建）之間的資料傳送效能並且降低處理器晶片運作時的耗電量以及發熱量，以現行的技術手段，和相比傳統的CPU到位於北橋晶片內的整合式顯示核心這種設計來說。[6]嚴格來說，加速處理單元由於中央處理器核心可以擁有顯示核心以外的輔助運算單元，相當類似於硬體加速。
除了AMD提出的AMD Fusion專案之外，還有IBM和Sony等公司共同開發的Cell處理器（一個PPE核心+8個SPE核心）、Intel自Intel Westmere微架構及以後的一些內建Intel HD Graphics顯示核心的微處理器、NVIDIA的「Project Denver」等新形態的微處理器，甚至超微自家的AMD Radeon HD 8000系列顯示核心（或將內建ARM架構的通用控制單元）和英特爾已取消的獨立顯示核心專案Larrabee，這些與以往形態不同，以「通用處理器核心」+「流處理單元」的處理器，廣義上也可以認為是「加速處理單元」。[2]
參見
編輯參考資料
編輯- ^ 天驕的隕落：IBM放棄Cell處理器開發計劃 （頁面存檔備份，存於網際網路檔案館） - chinesebiznews.com「IBM的Cell處理器項目與Intel/AMD的Larrabee/Fusion採用的是類似的設計思路，三者均採用通用處理器核心+一定數量的流處理單元的設計。」
- ^ 2.0 2.1 AMD Piledriver 打樁機架構解析，二代 APU 挑戰 Core i3 跑實測 （頁面存檔備份，存於網際網路檔案館） - techbang.com：「APU廣為人知是AMD在2011年推出代號Llano的處理器之後，其後APU幾乎成為該系列CPU的代名詞。但是廣義來說，Intel具備HD Graphics顯示核心的CPU也能算是APU的一種。」
- ^ Accelerator Processor Units (APUs) for non-scientific applications. Scalability. [23 November 2011]. （原始內容存檔於2011-12-20）.
- ^ 存档副本. [2012-07-18]. （原始內容存檔於2012-10-23）.
- ^ 存档副本. [2012-07-18]. （原始內容存檔於2012-07-21）.
- ^ What is an APU?, Net flow developments (World Wide Web log entry), 2012-05-03 [2012-07-18], （原始內容存檔於2012-07-02）
外部連結
編輯- APU Fusion, AMD, [2012-07-18], （原始內容存檔於2010-11-25）.
- Accelerated processing unit (news), UK: New electronics, [2012-07-18], （原始內容存檔於2012-03-30）.