ARM Cortex-A78

ARM Cortex-A78是一個基於ARMv8.2-A64位元指令集架構設計的中央處理器以及ARM核心。由安謀控股旗下奧斯汀設計中心的奧斯汀團隊設計。

ARM Cortex-A78

產品化	2020
設計團隊	安謀控股
指令集架構	ARMv8-A
擴展指令集	ARMv8.1-A, ARMv8.2-A, 密碼學, RAS, ARMv8.3-A LDAPR
核心數量	1–4個為一個叢集
一級快取	32–64 KB
二級快取	256–512 (private L2 ECC) KiB
三級快取	Optional, 512 KB to 4 MB (up to 8 MB) with Cortex-X1
CPU主頻範圍	至 3.0 GHz（手機平台）， 3.3 GHz（平板電腦/筆記型電腦）
上代產品	ARM Cortex-A77
繼任產品	ARM Cortex-A710
相關產品	ARM Cortex-X1

設計

ARM Cortex-A78是ARM Cortex-A77的繼任產品，比上一代節能多達50%。A78可以與 DynamIQ技術中的ARM Cortex-X1和ARM Cortex-A55配對，以提供較高的效能和能效比。

ARM Cortex-A78擁有四條超純量亂序執行解碼流水線並包含1.5K macro-OP（MOPs）快取。A78每個週期可以獲取4條指令和6Mops，並且每個週期可以重新命名和調度6Mops和13µops（Micro-operation）。亂序執行窗口大小為160位元，後端有13個執行端，流水線深度為13個階段，執行延遲（execution latencies）為10個階段。

標準ARM Cortex-A78方案在 2.1 GHz (5 nm) 的情況下，比上一代Cortex-A77：

• 效能提高7%
• 功耗降低4%
• 面積減少5%，令在四核叢集的情況下提供給GPU和NPU區域面積增加了15%。

ARM Cortex-A78支援ARM DynamIQ技術，令在設計多核產品時更加靈活和增加擴展性。L1快取可以從64KB減至更小的32KB。為了抵消更小L1主記憶體所帶來的影響，分支預測器需要更好地覆蓋不規則的搜尋模式，並且能夠在每個週期跟蹤兩個採用的分支，從而減少L1快取未命中的問題並有助於隱藏流水線氣泡（pipeline bubbles）以保持核心持續運作。與A77相比，流水線長了一個週期，並且是每週期6條指令的設計。這確保A78可以達到3GHz左右的時脈頻率。

ARM還在A78的執行單元中加個整數乘法單元和一個額外的負載位址生成單元 (Address Generation Unit，AGU)，以將數據負載和帶寬都增加50%。A78的其他優化包括增加融合指令，指令調度程式、暫存器重新命名結構和重排序緩衝區的效率。

L2快取最高可達512KB，並具有雙倍帶寬以提高效能，而L3快取最高可達4MB，是前幾代 Cortex-A產品的兩倍。動態共享單元 (Dynamic Shared Unit，DSU) 還允許和共享ARM Cortex-X1 8MB組態。

對外授權

ARM Cortex-A76可作為半導體IP核授權給被許可方（例如高通和聯發科），其設計使其適合與其他IP核心（例如 GPU、數位訊號處理器（DSP）、顯示控制器）整合到一個片上系統（SoC）中。

上市產品

2020年11月，Cortex-A78首次用於三星Exynos 1080以及之後的2020年12月的三星Exynos2100。驍龍888中使用的是客製化Kryo680 Gold核心並基於Cortex-A78微架構。

上市產品分別還有：

• Samsung Exynos 1080
• Samsung Exynos 2100
• Qualcomm Snapdragon 695
• Qualcomm Snapdragon 778G(+)/780G
• Qualcomm Snapdragon 888(+)
• MediaTek Dimensity 900/920
• MediaTek Dimensity 1100
• MediaTek Dimensity 1200/1300
• MediaTek Dimensity 8000/8100
• MediaTek Kompanio 900T
• MediaTek Kompanio 1200
• MediaTek Kompanio 1380
• MediaTek Kompanio 1300T