威盛處理器列表

维基媒体列表条目

本列表列出VIA發售的微處理器架構。

  • 為Cyrix在1999年由VIA公司併購後,所設計推出的處理器
  • 全系列[1]支援MMX3DNow!
型號 核心名稱 頻率 前端匯流排 L1快取 L2快取 FPU速度 管線數 TDP 核心電壓 製程
Cyrix III Joshua 350-450 MHz 100-133 MHz 64 KiB 256 KiB 100% ? 13-16 W 2.2 V 180 nm Al
型號 核心名稱 頻率 前端匯流排 L1快取 L2快取 FPU速度 管線數 TDP 核心電壓 製程
Cyrix III, C3, 1GigaPro Samuel (C5A) 466-733 MHz 100-133 MHz 128 KiB 0 KiB 50% 12 6.8-10.6 W 1.8-2.0 V 180 nm Al
Cyrix III, C3, 1GigaPro, Eden ESP, XP 2000+ Samuel 2 (C5B) 600-800 MHz 100-133 MHz 128 KiB 64 KiB 50% 12 5.8-6.6 W 1.5-1.65 V 150 nm Al
C3, Eden ESP Ezra (C5C) 733-933 MHz 100-133 MHz 128 KiB 64 KiB 50% 12 5.3-5.9 W 1.35 V 130 nm Al
C3 Ezra-T (C5N) 800-1000 MHz 100-133 MHz 64 KiB 64 KiB 50% 12 5.3-11.8 W 1.35 V 130 nm Al
型號 核心名稱 頻率 前端匯流排 L1快取 L2快取 FPU速度 管線數 TDP 核心電壓 製程
C3, Eden ESP, Eden-N Nehemiah (C5XL) 800-1400 MHz 133 MHz 64 KiB 64 KiB 100% 16 15-19 W 1.25-1.45 V 130 nm Cu
C3 Nehemiah+ (C5P) 1-1.4 GHz 133 MHz 32 KiB 64 KiB 100% 16 11-12 W 1.25 V 130 nm Cu
C7, C7-D, C7-M, Eden, Eden ULV Esther (C5J) 0.4-2.0 GHz 400-533 MT/s 32 KiB 128 KiB 100% 16 12-20 W 0.9-1.1(?) V 90 nm SOI

另見

编辑

参考资料

编辑
  1. ^ IA-32 implementation: VIA Cyrix III. sandpile.org. [2007-07-23]. (原始内容存档于2007-07-09). 
  2. ^ IA-32 implementation: VIA C3. sandpile.org. [2007-07-23]. (原始内容存档于2007-07-17). 
  3. ^ IA-32 implementation: VIA C7. sandpile.org. [2007-07-23]. (原始内容存档于2007-06-30).