ARM Cortex-A77是一种微架构,采用了ARM Austin设计中心设计的ARMv8.2-A 64位指令集[1]Cortex-A77是具有新1.5K macro-OP(MOP)缓存的4-wide解码乱序超标量设计的架构,指令提取为6-wide(从4-wide开始)。后端是12个执行端口,流水线深度为13级,执行延迟为10级。[2]

ARM Cortex-A77
产品化2019
设计团队安谋控股
字长/暂存器资料宽度32-bit, 64-bit
微架构ARMv8.2-A
核心数量每个群集1–4个Cortex-A77内核,以及额外的Cortex-A55内核
最多可形成8个内核,多个群集
一级快取128 KiB (64 KiB I-cache with parity, 64 KiB D-cache) per core
二级快取256–512 KiB
三级快取1–4 MiB
CPU主频范围至 3.0 GHz in phones and 3.3 GHz in tablets/laptops 
上代产品ARM Cortex-A76
继任产品ARM Cortex-A78

设计

编辑

Cortex-A77是Cortex-A76的后续产品。Cortex-A77基于4路超标量 乱序执行架构,并且带有1.5K宏操作缓存(MOPs)。该处理器每周期可以预取4条指令或6个宏操作(Mops),每周期可以重命名并派发6个Mops,以及13个微操作(uops)。乱序执行窗口被增加到160项。处理器后端比Cortex-A76增加了50%资源,达到12个执行端口。该处理器使用13级流水线结构,执行延迟为10级。[1][2]

该内核支持非特权的 32位应用程序,但是特权应用程序必须利用64位ARMv8-A ISA。它还支持负载获取(LDAPR)指令(ARMv8.3-A),点产品指令(ARMv8.4-A),PSTATE推测性存储旁路安全(SSBS)位指令( ARMv8.5-A)。[3]

ARM宣布整数和浮点性能分别提高23%和35%。内存带宽相对于A76增加了15%。[1]

Cortex-A77支持ARM的DynamIQ技术,与Cortex-A55节能内核结合使用时,有望用作高性能内核。[1]

许可

编辑

被许可方可以将Cortex-A77用作SIP内核,其设计使其适合与其他SIP内核(例如将GPU,显示控制器,DSP,图像处理器等)集成到一个芯片中,从而构成系统单晶片(SoC)。

使用

编辑

高通骁龙865中使用了名为Kryo 585的A77定制核心。

参考文献

编辑
  1. ^ 1.0 1.1 1.2 1.3 Frumusanu, Andrei. Arm's New Cortex-A77 CPU Micro-architecture: Evolving Performance. www.anandtech.com. [2019-06-16]. (原始内容存档于2019-06-15). 
  2. ^ 2.0 2.1 Schor, David. Arm Unveils Cortex-A77, Emphasizes Single-Thread Performance. WikiChip Fuse. 2019-05-26 [2019-06-16]. (原始内容存档于2019-05-28) (美国英语). 
  3. ^ ARM documentation set for Cortex-A77. infocenter.arm.com. [2019-06-16].