ARM Cortex-A77
ARM Cortex-A77是一種微架構，採用了ARM Austin設計中心設計的ARMv8.2-A 64位指令集。[1]Cortex-A77是具有新1.5K macro-OP（MOP）緩存的4-wide解碼亂序超純量設計的架構，指令提取為6-wide（從4-wide開始）。後端是12個執行端口，流水線深度為13級，執行延遲為10級。[2]
| 產品化 | 2019 |
|---|---|
| 設計團隊 | 安謀控股 |
| 字長/暫存器資料寬度 | 32-bit, 64-bit |
| 微架構 | ARMv8.2-A |
| 核心數量 | 每個群集1–4個Cortex-A77內核，以及額外的Cortex-A55內核 最多可形成8個內核，多個群集 |
| 一級快取 | 128 KiB (64 KiB I-cache with parity, 64 KiB D-cache) per core |
| 二級快取 | 256–512 KiB |
| 三級快取 | 1–4 MiB |
| CPU主頻範圍 | 至 3.0 GHz in phones and 3.3 GHz in tablets/laptops |
| 上代產品 | ARM Cortex-A76 |
| 繼任產品 | ARM Cortex-A78 |
設計 編輯
Cortex-A77是Cortex-A76的後續產品。Cortex-A77基於4路超純量 亂序執行架構，並且帶有1.5K宏操作緩存(MOPs)。該處理器每周期可以預取4條指令或6個宏操作（Mops），每周期可以重命名並派發6個Mops，以及13個微操作（uops）。亂序執行窗口被增加到160項。處理器後端比Cortex-A76增加了50%資源，達到12個執行端口。該處理器使用13級流水線結構，執行延遲為10級。[1][2]
該內核支持非特權的 32位應用程式，但是特權應用程式必須利用64位ARMv8-A ISA。它還支持負載獲取（LDAPR）指令（ARMv8.3-A），點產品指令（ARMv8.4-A），PSTATE推測性存儲旁路安全（SSBS）位指令（ ARMv8.5-A）。[3]
ARM宣佈整數和浮點性能分別提高23％和35％。內存帶寬相對於A76增加了15％。[1]
Cortex-A77支持ARM的DynamIQ技術，與Cortex-A55節能內核結合使用時，有望用作高性能內核。[1]
許可 編輯
被許可方可以將Cortex-A77用作SIP內核，其設計使其適合與其他SIP內核（例如將GPU，顯示控制器，DSP，圖像處理器等）集成到一個晶片中，從而構成系統單晶片（SoC）。
使用 編輯
高通驍龍865中使用了名為Kryo 585的A77定製核心。
參考文獻 編輯
- ^ 1.0 1.1 1.2 1.3 Frumusanu, Andrei. Arm's New Cortex-A77 CPU Micro-architecture: Evolving Performance. www.anandtech.com. [2019-06-16]. （原始內容存檔於2019-06-15）.
- ^ 2.0 2.1 Schor, David. Arm Unveils Cortex-A77, Emphasizes Single-Thread Performance. WikiChip Fuse. 2019-05-26 [2019-06-16]. （原始內容存檔於2019-05-28） （美國英語）.
- ^ ARM documentation set for Cortex-A77. infocenter.arm.com. [2019-06-16].