UART
通用非同步收發傳輸器（Universal Asynchronous Receiver/Transmitter，通常稱為UART）是一種非同步收發傳輸器，是電腦硬件的一部分，將數據通過串列通訊進行傳輸。UART通常用在與其他通訊介面（如EIA RS-232）的連接上。
具體實物表現為獨立的模組化晶片，或是微處理器中的內部周邊裝置(peripheral)。一般和RS-232C規格的，類似Maxim的MAX232之類的標準訊號振幅變換晶片進行搭配，作為連接外部裝置的介面。在UART上追加同步方式的序列訊號變換電路的產品，被稱為USART(Universal Synchronous Asynchronous Receiver Transmitter)。
功能
編輯在手機設計和測試階段被用來控制CPU與其餘部分的訊息傳送
UART是通用非同步收發器（非同步序列通訊口）的英文縮寫，它包括了RS232、RS449、RS423、RS422和RS485等介面標準規範和匯流排標準規範，即UART是非同步序列通訊口的總稱。而RS232、RS449、RS423、RS422和RS485等，是對應各種非同步序列通訊口的介面標準和匯流排標準，它規定了通訊口的電氣特性、傳輸速率、連接特性和介面的機械特性等內容。實際上是屬於通訊網絡中的實體層（Physical Layer）的概念，與通訊協定沒有直接關係。而通訊協定，是屬於通訊網絡中的數據鏈路層（Data Link Layer）的概念。COM是PC（個人電腦）上，非同步序列通訊口的簡寫。由於歷史原因，IBM的PC外部介面組態為RS232，成為實際上的PC界預設標準。所以，現在PC機的COM均為RS232。若配有多個非同步序列通訊口，則分別稱為COM1、COM2... 。
原理
編輯通用非同步接受器-傳送器(UART)把數據的位元組按照位元順序傳送[1]。另一端的UART把位元組裝為位元組。每個UART包含一個移位暫存器。通過一根線或其他媒介的序列通訊比通過多根線的並列通訊具有更低成本。
UART通常並不直接產生或接收其他裝置的外部訊號。獨立介面裝置用於轉換訊號的邏輯電平給UART。
通訊可以是單工、全雙工或半雙工。
數據幀
編輯
空閒狀態，即沒有數據傳輸，是高電平。這是從（有線）電報時代的歷史遺存。線路保持高電平表明線路與傳輸裝置沒有損壞。每個字元表示為一個影格，以邏輯低電平為開始位元，然後是數據位元，可選的奇偶校驗位元，最後是一個或多個停止位元（邏輯高電平）。大部分應用都是先傳最低位的數據位元（the least significant data bit），但也有例外（如IBM 2741列印終端）。
如果線路長期（至少大於傳輸一影格的時間）保持低電平，這被UART檢測為Break condition.
接收器
編輯UART硬件受一個內部時鐘訊號控制。該時鐘訊號是數據傳輸率的倍頻，典型是位元速率的8或16倍。接收器在每個時鐘脈衝時測試接收到的訊號狀態是否為開始位元。如果開始位元的低電平持續傳輸1個位元所需時間的一半以上，則認為開始了一個數據幀的傳輸；否則，則認為是毛刺脈衝並忽略。到了下一個位元時間後，線路狀態被採樣並送入移位暫存器。約定的表示一個字元的所有數據位元(典型為5至8個位元）接收後，移位暫存器可被接收系統使用。UART將設置一個標記指出新數據可用，並產生一個處理器中斷請求主機處理器取走接收到的數據。
簡化的UART在開始位元下降沿開始重新同步時間，然後在每個數據位元的中心時刻採樣。
UART的標準特性之一是在接收下一個字元時在緩衝區儲存上一個接收到的字元。這種「雙緩衝區」允許接收電腦用一個字元的傳輸時段來取得緩衝區內的上一個字元。許多UART有更大的FIFO緩衝區，允許主機一次處理多個字元，這特別適用於高傳輸數據率的序列通訊同時處理器中斷頻率有限（通常中斷間隔大於1毫秒）。
傳送器
編輯UART把一個字元放入移位暫存器，就開始產生一個數據幀。對於全雙工通訊，傳送與接受使用不同的移位暫存器。使用更大的FIFO使得主機處理器或DMA放置多個位元組後由UART自主完成傳輸。 UART用一個標誌位表示busy。
應用
編輯接收與傳送的UART必須達成數據幀協定。如果接收方發現這方面錯誤，會向主機報告"framing error"標誌。
典型的連接modem的序列埠，使用8個位元表示一個位元組，沒有奇偶校驗位，1個停止位。位元速率除以10就是傳送ASCII字元的傳輸速率。
超低成本的嵌入式系統沒有UART而是用處理器來實現非同步序列通訊。
UART 型號
編輯一些早期用於 UART 的代表性 IC 型號如下表
| Model | Description |
|---|---|
| EXAR XR21V1410 | |
| Intersil 6402 | |
| Z8440 | 2000 kbit/s. Async, Bisync, SDLC, HDLC, X.25. CRC. 4 位元組接收緩衝區， 2 位元組傳送緩衝區， DMA.[2] |
| Intel 8251 | USART，非同步通訊最高 19.2kbit/s，同步通訊最高 64kbit/s[3] |
| NS INS8250 | 緩衝區只有 1 位元組的老舊型式 |
| Motorola 6850 | |
| 6522 | |
| 6551 | |
| Rockwell 65C52 | |
| 16450 | 具有兩組 UART， 代號 164 = 82 x 2 暗示了它的特性。 以下 16 開頭的都有兩組 UART |
| 16550 | 推出後發現 FIFO 存在 bug，隨即以 16550A 取代 |
| 16550A | 16 位元組緩衝區，可設為 TL=1,4,8,14; 標準最高速度 115.2 kbit/s, 也有可達 230.4 或 460.8 kbit/s 的，支援 DMA [4] |
| 16C552 | |
| 16650 | 32 位元組緩衝區，最高速度 460.8 kbit/s |
| 16750 | 64 位元組傳送緩衝區， 56 位元組接收緩衝區，最高速度 921.6 kbit/s |
| 16850 | 128 位元組緩衝區，最高速度 460.8 kbit/s 或 1500 kbit/s |
| 16C850 | |
| 16950 | |
| Hayes ESP | 1 k 位元組緩衝區 |
資料來源
編輯參考資料與附註
編輯- ^ Adam Osborne, An Introduction to Microcomputers Volume 1: Basic Concepts, Osborne-McGraw Hill Berkeley California USA, 1980 ISBN 0-931988-34-9 pp. 116–126
- ^ Zilog Product specification Z8440/1/2/4, Z84C40/1/2/3/4. Serial input/output controller (PDF). [2010-12-15]. （原始內容存檔 (PDF)於2021-04-12）. 090529 zilog.com
- ^ Intel 8251A datasheet (PDF). [2019-01-07]. （原始內容存檔 (PDF)於2021-12-12）.
- ^ FAQ: The 16550A UART & TurboCom drivers 1994. [2010-12-15]. （原始內容存檔於2008-05-17）. 090529 cs.utk.edu
外部連結
編輯- （英文）16550D UART的Datasheet
- （英文）Freebsd Tutorials （頁面存檔備份，存於互聯網檔案館） (includes standard signal definitions, history of UART ICs, and pinout for commonly used DB25 connector)
- （英文）UART Tutorial for Robotics （頁面存檔備份，存於互聯網檔案館） (contains many practical examples)