低壓差穩壓器

低壓差穩壓器（英語：Low-dropout regulator，LDO），又稱低壓差線性穩壓器、低壓降穩壓器，是線性直流穩壓器的一種，用途同是提供穩定的直流電壓電源。相比於一般線性直流穩壓器，低壓差穩壓器能於更小輸出輸入電壓差的情況下工作。

LM1117 低壓差穩壓器集成電路 LM1117的裸晶

LM2940L 穩壓器晶片

歷史

第一個低壓降穩壓器是輸出可調式設計，在1977年發表於雜誌"Electronic Design"，題為"Break Loose from Fixed IC Regulators"。該文章作者是Robert Dobkin，當時他任職於美國國家半導體（英語：National Semiconductor），該公司因此聲稱是低壓降穩壓器的發明者。Dobkin其後在1981年離開National Semiconductor並與Robert J. Widlar 一起創立Linear Technology，現為該公司的CTO。

首枚低壓降穩壓器集成電路是LT1083。

原理

低壓差穩壓器原理上與一般的線性直流穩壓器基本相同，分別在於低壓差穩壓器輸出端的功率由NPN 電晶體 共集極架構，改為PNP 集電極開路架構(以使用雙極性電晶體以言)。這種架構下，功率電晶體的控制極只要利用對地的電壓差就能讓電晶體處於飽和導通狀態，因此輸入端只需高出輸出端多於功率電晶體的飽和電壓，穩壓器就能運作，穩定輸出電壓。

這類設計在保持穩定性方設計難度較高，因為輸出級的阻抗較大，較易不穩定或起振。

使用的功率電晶體

低壓差穩壓器所使用的功率電晶體可以是 雙極性電晶體或場效電晶體 。

雙極性電晶體因為基極電流的關係，會耗用額外的電流，增加功耗，在相對高輸出電壓、低輸出電流、低輸出輸入電壓差的情況下尤其明顯。

場效電晶體沒有雙極性電晶體的功耗問題，但其所需導通的閘極電壓限制了其在低輸出電壓的應用，而且場效電晶體的成本較高。隨著半導體技術的進步，這兩方面的問題都得以改善。

規格/參數

Torex XC6206 3.3V 低壓降穩壓器 (SOT23 封裝)

低壓差穩壓器樣重要的參數有壓降電壓、壓差(Dropout voltage)、靜態耗電電流、靜態電流(quiescent current)、負載調節( Load Regulation )，線性調節(Line Regulation)，最大輸出電流，速度，瞬態響應(Transient response)…等。個別低壓差穩壓器會標明電源抑制比(PSRR)，輸出噪聲(Output noise)。

壓降電壓/壓差（dropout voltage）

Dropout voltage 是 LDO Regulator 固有的特性，其定義為LDO Regulator 仍能保持輸出穩壓狀態之輸入電壓與輸出電壓的最小壓差，此壓差臨界點(dropout point)發生在輸入電壓非常接近輸出電壓時，當輸入電壓值低於壓差臨界點時，LDO Regulator 即開始不在穩壓狀態

靜態電流（quiescent current）

靜態電流，即穩壓器自身消耗的電流，也就是穩壓器內部的耗電量，測量方法是輸入電流減去輸出電流：

$I_{Q}=I_{IN}-I_{OUT}$

一般低壓差穩壓器的靜態電流都相當低，這使得壓差穩壓器可以長時間處於備用狀態而有不會有明顯電力損耗。低壓差穩壓器的功耗為：

$P_{LOSS}=V_{IN}\times I_{Q}$

電源抑制比（PSRR）

主條目：電源電壓抑制比

電源抑制比描述對電源 雜訊的抑制能力(PSRR)，對低壓降穩壓器而言就是其抑制輸入電源對輸出的影響。 這個能力會隨雜訊的頻率而改變，對穩壓器而言，整體上雜訊頻率越高，抑制能力越低，輸出所受的影響越大。一般低壓降穩壓器在1kHz以下都有不錯的PSRR。

低壓差穩壓器的電源抑制比對音頻線路、類比數位轉換（ADC）或數位類比轉換器（DAC）線路相當重要，由於低壓差穩壓器在高頻的PSRR較低，對射頻線路的幫助相對有限。

參見

• 穩壓器
• 電流源
• 線性穩壓器
• 開關電源
• 直流-直流轉換器
• 78xx
• LM317

參考文獻

LDO (Low Dropout Linear Regulator) Introduction（頁面存檔備份，存於網際網路檔案館）
LDO 的特性（頁面存檔備份，存於網際網路檔案館）